

Japanese Laid-Open Patent Publication No. 3-288824/1991
(Tokukaihei 3-288824) (Published on December 19, 1991)

(A) Relevance to claim


The following is inventors' comments on the prior art document generally related to the present invention.

A corresponding application is already filed and patented in the United States as USPN 5,182,620 (Date of Patent; January 26, 1993). Both the above Japanese application and the corresponding US patent should be filed as Information Disclosure Statements.


(B) The inventors' comments.

In this prior art, the feature is found in its structure in which a pixel electrode is disposed in the uppermost layer over an interlayer insulating film so as to achieve a high aperture ratio. In addition, a supplementary capacitor wire is disposed parallel to a signal line. The text, however, does not describe an inverted stagger structure. A supplementary capacitor is formed by layers of scanning line/gate insulating

FAX: 1-703-272-8585



structure in which an interlayer insulating film is removed partly to make way for a supplementary capacitor which is formed by layers of pixel electrode/protection film/signal line, by layers of signal line(pixel electrode)/gate insulating film/scanning line, or by layers of signal line/gate insulating film/scanning line(pixel electrode). This arrangement allows, unlike the prior art, a TFT to be built in an inverted stagger structure without additional steps.



⑪ 公開特許公報 (A)

平3-288824

⑤ Int. Cl.⁵G 02 F 1/1333
1/136

識別記号

505
500

序内整理番号

8806-2K
9018-2K

⑥公開 平成3年(1991)12月19日

審査請求 未請求 請求項の数 4 (全9頁)

⑦発明の名稱 アクティブマトリクス表示装置

⑧特 願 平2-90963

⑨出 願 平2(1990)4月5日

⑩発明者 島田 尚季 大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社
内⑪発明者 松島 康吉 大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社
内⑫発明者 高 築 谷 大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社
内

⑬出願人 シャープ株式会社

⑭代理人 弁理士 山本 秀策

明細書

1. 発明の名稱

アクティブマトリクス表示装置

2. 技術分類の範囲

1. 一对の遮光遮光板と、該一对の遮光板の向かい方の基板内面にマトリクス式に配列された发光電極と、該发光電極間に配置された映像信号を供給する信号線と、を備えたアクティブマトリクス表示装置であって、

該信号線上の全面に蓄積電容量が形成され、該蓄積電容量上に該发光電極が形成されているアクティブマトリクス表示装置。

2. 前記蓄積電極の一部が前記信号線の一部に所定電位差を介して重疊されている、請求項1に記載のアクティブマトリクス表示装置。

3. 一对の遮光遮光板と、該一对の遮光板の向かい方の基板内面にマトリクス式に配列された发光電極と、該发光電極間に配置された映像信号を供給する信号線と、

該信号線上の全面に蓄積電容量が形成され、該蓄積電容量上に該发光電極が形成されているアクティブマトリクス表示装置。

された印加電圧共通配線と、を備えたアクティブマトリクス表示装置であって、

該信号線上の全面に蓄積電容量が形成され、該蓄積電容量上に該发光電極が形成され、該发光電極の一部が該印加電圧共通配線の一部に重疊されているアクティブマトリクス表示装置。

4. 前記一方の基板上に、当該基板、ゲート電極、及びゲート電極が積み形成されたスクエアの薄膜トランジスタを有し、該薄膜トランジスタのソース電極が前記信号線に接続され、該薄膜トランジスタのドレイン電極が前記发光電極に接続されている、請求項1から3の何れかに記載のアクティブマトリクス表示装置。

3. 発明の詳細な説明

(基板上の利用分野)

本発明は、圖像・サンプルスター(以下では「電子写真」と称す)等のディスプレイ装置を有し、該装置

の表示装置

の表示装置

近年、液晶等を表示媒体として用いたアクティブマトリクス表示装置が、活発に研究されている。中でも液晶を用いたアクティブマトリクス型の液晶ディスプレイ（以下では「LCD」と称す）は、平面ディスプレイとして研究され、その成果も著実に上がってきている。現在のアクティブマトリクス型のLCDの研究開発には二つの流れがある。一つはいわゆる壁掛けテレビの実現を目指した、表示画面の大画面化である。他の一つは表示画面の高精細化である。特に、小型で高精細な表示を行うアクティブマトリクス型のLCDには、ビデオカメラ用のカラービューファインダとして大きな需要が期待されている。

アクティブマトリクス型のLCDには、TFTアレイ部を駆動するためのICチップが実装される。しかし、小型で高精細な表示を行うアクティブマトリクス型のLCDでは、接続端子間の距離が非常に小さくなり、実装が困難となる。この点を解決するため、小型高精細のアクティブマトリクス型のLCDでは、TFTアレイが形成された

基板上の対向電極との間に液晶が封入され、陰極57が構成されている。また、TFT56と付加容量共通配線59との間に付加容量58が形成されている。付加容量共通配線59は、対向電極と同じ電位の電極に接続されている。

この表示装置ではゲート駆動回路54からの信号によって、ゲートバス配線51上に接続されているTFT56がオン状態となる。一方、ソース駆動回路55からソースバス配線52を通じて陰極57に映像信号が送られる。この映像信号はTFT56がオフ状態となった後も、陰極を構成する陰極電極及び対向電極の間に保持される。ところが、小型で高精細なアクティブマトリクス型のLCDでは陰極の面積は非常に小さくなるので、陰極電極及び対向電極との間に形成されるコンデンサの容量が小さくなる。従って、映像信号を必要な時間保持することができなくなるという問題点が生じる。一方、陰極電極の電位に対するバス配線の電位の変動が大きくなるという問題も生じる。そこで、陰極電極と対向電極との間のコンデンサ

基板上に駆動回路が形成される。

駆動回路とTFTアレイとを同一基板上に形成したアクティブマトリクス表示装置の基本的構造の模式図を、第4図に示す。この表示装置では基板50上に、ゲート駆動回路54、ソース駆動回路55、及びTFTアレイ部53が形成されている。TFTアレイ部53には、ゲート駆動回路54から延びる多数の並行するゲートバス配線51が配設されている。ソース駆動回路55からは多数のソースバス配線52が、ゲートバス配線51に直交して配設されている。更に、ソースバス配線52に並行して、付加容量共通配線59が配設されている。

ソースバス配線52と、ゲートバス配線51、51と、付加容量共通配線59とに囲まれた矩形の領域には、TFT56、陰極57、及び付加容量58が設けられている。TFT56のゲート電極はゲートバス配線51に接続され、ソース電極はソースバス配線52に接続されている。TFT56のドレイン電極は接続された陰極電極と対向

の容量不足を補うために、各陰極57に並列に付加容量58が設けられているのである。付加容量58の一方の電極はTFT56のドレイン電極に接続されている。付加容量58のもう一方の電極は対向電極と同じ電位でなければならぬ。そのため、この電極は付加容量共通配線59を介して対向電極と同じ電位の電極に接続されている。

このような駆動回路一体型の多くのアクティブマトリクス表示装置では、今までの当該技術として多機能シリコンが用いられている。その理由は、電子及びホールの移動度が大きいこと、N型及びP型のTFTが作製し得るのでCMOSの構成が可能であること等である。

（発明が解決しようとする課題）

このような駆動回路一体型のアクティブマトリクス型のLCDでは付加容量が設けられているので、陰極電極の表示に寄与する部分の面積が小さくなり、表示画面の開口率が低下するという問題点がある。このような第1章の底上げし、同時に信号遮断の主じない付加容量共通配線構造と

したアクティブマトリクス表示装置が、特開平1-304402号に開示されている。

第5図に上記表示装置に用いられるTFTアレイの部分平面図を示す。第6図に第5図のガーフィールドに沿った断面図を示す。第5図及び第6図を参照しながら、この表示装置を製造工程に従って説明する。前述のガラス基板1-1上の全面に、鏡面半導体層1-2及び容量用下部電極5となる多結晶シリコン薄膜がCVD法、スペッタリング法等によって形成される。多結晶シリコン薄膜のバーニングを行い、半導体層1-2及び容量用下部電極5が形成される。次に、CVD法、この多結晶シリコン薄膜上面の熱酸化等により、ゲート绝缘膜1-3が形成される。次に、容量用下部電極5の部分にイオン注入法によってドーピングを行い、低抵抗の容量用下部電極5が得られる。

次に、ガーフィールドの多結晶シリコンによってゲートバス配線1、ゲート電極3-8及び3-9、並びに容量用上部電極6が形成される。容量用上部電極6と前述の容量用下部電極5との間に、付加電極8はコンタクトホール7-8上で端が広くなった形状で形成されている。従って、ソースバス配線2はコンタクトホール7-8を介して半導体層1-2に接続され、付加容量共通配線3はコンタクトホール7-8を介して容量用上部電極6に接続されることになる。付加容量共通配線3は表示装置として完成した後には、対向基板上の対向電極と可変電位の電極に接続される。

更に、ITOから成る検出電極4がパターン形成される。第5図に示すように、検出電極4の一端はコンタクトホール7-8上に延びている。更って、検出電極4はコンタクトホール7-8を介して半導体層1-2に接続される。さらにこの基板の全面に保護膜1-5が形成される。

このアクティブマトリクス表示装置の付加電極8では、容量用上部電極6と容量用下部電極5との間に、薄いゲート绝缘膜1-3を有しているので、

付加電極8の面積を小さくすることができ、表示面

面積2-7が形成される。このゲート電極3-8及び3-9をマスクとし、且つ、フォトリソグラフィ法によって形成されたレジストをマスクとして、半導体層1-2のデータ電極3-8及び3-9の下方以外の部分にイオン注入が行なわれる。これにより、TFTのソース・ドainイン領域が旨三重合板に形成される。

この基板上の全面に遮蔽膜1-4が形成される。次に、第5図に示すように3つのコンタクトホール7-9、7-10及び7-11が形成される。コンタクトホール7-9及び7-10は、遮蔽膜1-4及び前述のゲート绝缘膜1-3を貫いて、半導体層1-2及び容量用下部電極5上にそれぞれ形成される。コンタクトホール7-11は、遮蔽膜1-4を貫いて容量用上部電極6の端部の上に形成される。

次に、ソースバス配線2及び付加容量共通配線3が、A1-A4等の溝溝流の金属を用いて露導に形成される。第5図に示すように、ソースバス配線2はコンタクトホール7-8上で端が広くなった形状で形成されている。また、付加容量共通配線

3の端口部の丘下を防止することができる。

表示画面の高画質化が更に進むと、検出電極を更に小さくすることが必要となる。ところが、ある程度以上検出電極の面積が小さくなると、検出電極の大きさに比例して、ゲートバス配線1及びソースバス配線2の幅、TFT-2.5μm、2.5μmの大きさ等を小さくすることができなくなる。従って、表示画面の開口部が小さくなり、表示画面が苦くなるという問題が生じる。

アクティブマトリクス表示装置の画面の現るまでは、アクティブマトリクス基板上の検出電極4の面積に拘泥するものではない。検出電極4上の液晶層には表示に対応した電子が存在し、液晶分子はこの電子に従って配置している。しかし、検出電極4上以外の部分の液晶層には電子が加えられないため、液晶分子の配列が乱れて、もしくはアクティブマトリクス型のLCDには最もよく用い

られるモードである「モード」が現れてしまう。

のノーマリホワイト方式においては、陰極電極と上記外の電界の加えられない部分では白表示となる。そのため、コントラスト比が低下することとなる。コントラスト比の低下を防ぐため、対向基板上の陰極電極に対する部分以外の部分に、遮光膜がしばしば形成される。遮光膜を形成すれば上述のコントラスト比の低下を防止することができる。ところが、対向基板とアクティブマトリクス基板との貼り合わせの誤差を考慮して、遮光膜は陰極電極の周囲部に重量されるように形成される。このような重量部によっても第2面が低下し、表示画面が暗くなる。

このように、小型高精細のアクティブマトリクス表示装置においては、開口率の低下による表示特性の低下が問題とされている。また、遮光膜の占める面積が大きい表示装置を投影型ディスプレイとして用いると、画面に遮光膜の黒い部分が現れるという問題点もある。

本発明はこのような問題点を解決するものであり、本発明の目的は、大きな面積の陰極電極を有

し、開口率が大きく、しかも高精細な表示画面を有するアクティブマトリクス表示装置を提供することである。

(課題を解決するための手段)

本発明のアクティブマトリクス表示装置は、一对の遮光性基板と、該一対の基板の何れか一方の基板内面にマトリクス状に配列された陰極電極と、該陰極電極間に配線され映像信号を供給する信号線と、を備えたアクティブマトリクス表示装置であって、該信号線上の全面に音間隔遮光膜が形成され、該音間隔遮光膜上に該陰極電極が形成されており、そのことによって上記目的が達成される。

また、前記陰極電極の一端が前記信号線の一部に前記音間隔遮光膜を介して重量されている構造とすることもできる。

また、本発明のアクティブマトリクス表示装置は、一对の遮光性基板と、該一対の基板の何れか一方の基板内面にマトリクス状に配列された陰極電極と、該陰極電極間に配線され映像信号を供給する信号線と、該陰極電極の両端を保持するため

の付加容量と、該付加容量の一方の電極に接続された付加容量共通配線と、を備えたアクティブマトリクス表示装置であって、該信号線上の全面に音間隔遮光膜が形成され、該音間隔遮光膜上に該陰極電極が形成され、該陰極電極の一端が該付加容量共通配線の一部に重量されており、そのことによって上記目的が達成される。

更に、前記一方の基板上に、半導体層、ゲート絶縁膜、及びゲート電極が順次形成されたスクガ型の薄膜トランジスタを有し、該薄膜トランジスタのソース電極が前記信号線に接続され、該薄膜トランジスタのドレイン電極が前記陰極電極に接続されている構造とすることもできる。

(作用)

従来のアクティブマトリクス表示装置では、信号線又は付加容量共通配線と陰極電極との間に、遮光膜が設けられていないので、信号線又は付加容量共通配線と陰極電極とは重ならないように形成される必要がある。本発明のアクティブマトリクス表示装置では、信号線又は付加容量共通配線

の全面に音間隔遮光膜が形成され、更に音間隔遮光膜上に陰極電極が形成されているので、陰極電極の形成に際して、バーニングの誤差を考慮する必要がない。従って、陰極電極の面積を大きくすることができ、開口率の向上を図ることができる。また、信号線及び陰極電極の間及び陰極電極の間から光の漏れ、又は付加容量共通配線及び陰極電極の間から光の漏れが防止されるので、これらの漏れに重量して遮光膜を設ける必要がなく、そのことによっても開口率の向上を図ることができる。

(実施例)

本発明を実施例について以下に説明する。

第1図に本発明のアクティブマトリクス表示装置のテクノロジ部2-2の部分平面図を示す。第2図及び第3図に、第1図のエ-1部及びヨ-1部に沿った断面図をそれぞれ示す。第1図、第2図及び第3図を参照しながら、本実施例を製造工程に従って説明する。ガラス、石英等の透過程性基板1-1上の全面に、後に半導体層1-2及び容量層下部電極3となる多結晶シリコン電極をCVD

D柱によって形成した。本実施例の表示装置にはスタガ型のTFTが用いられる。次に、CVD柱、スペッタリング柱、又はこの多結晶シリコン薄膜上面の熱酸化により、後にゲート绝缘層13となる绝缘層を形成した。ゲート绝缘層13の厚さは100nmである。次に、上記多結晶シリコン薄膜及び绝缘層のバーニングを行い、半導体層12及び容量用下部電極5を第1図に示す形状で形成した。上述のゲート绝缘層13の形成を半導体層12及び容量用下部電極5のパターン形成の後に行ってよい。また、绝缘層の形成前に、多結晶シリコン薄膜の結晶性を高めるため、レーザアニール、窒素雰囲気中のアニュール等の処理を行うことも可能である。次に、容量用下部電極5の部分にイオン注入を行い、半導体の容量用下部電極5を得た。

次に、後にゲートバス配線1、ゲート電極3a及び3b、並びに容量用上部電極6となる多結晶シリコン薄膜をCVD柱によって形成し、ドーピングを行った。これにより、半導体の多結晶シリ

コン薄膜が得られた。その後、低圧元多結晶シリコン薄膜のバーニングによって、第1図に示す形状のゲートバス配線1、2つのゲート電極3a及び3b、並びに容量用上部電極6を形成した。容量用上部電極6と前述の容量用下部電極5との間に、付加容量27が形成される。このゲート電極3a及び3bをマスクとし、且つ、フォトリソグラフィ工によって形成されたレジストをマスクとして、ゲート電極3a及び3bの下方以外の半導体層12の部分にイオン注入を行った。これにより、TFT25a及び25bのソース・ドレイン領域が形成される。

この基板上の全面に、シリコン酸化膜又はシリコン酸化膜をCVD柱によって700nmの厚さに堆積させて绝缘層14を形成した。次に、第1図に示すように2つのコンタクトホール7a及び7bを形成した。绝缘層14として不純物をドープしたシリコン酸化膜を用いると、この不純物ドープシリコン酸化膜の軟化点が低いので、約1000℃にて加熱することにより、绝缘層14の上面を

平坦にすることができる。绝缘層14の上面が平坦であると、その上に形成される金属配線の断線を防止することができる。第3図に示すように、コンタクトホール7aは绝缘層14及び前述のゲート绝缘層13を貫いて、半導体層12上に形成されている。コンタクトホール7bは、绝缘層14を貫いて容量用上部電極6の端部の上に形成されている。

次に、信号線として機能するソースバス配線2と、付加容量共通配線3とを、Al金属性等の伝導性の金属を用いて同時に形成した。第1図に示すように、ソースバス配線2はコンタクトホール7a上を通り、コンタクトホール7a上で幅が広くなったり形狀に形成されている。また、付加容量共通配線3はコンタクトホール7b上を通り、コンタクトホール7b上で幅が広くなったり形狀に形成されている。従って、ソースバス配線2はコンタクトホール7a上で幅が広くなったり形狀とな

る。付加容量共通配線3は、コンタクトホール7b上で幅が広くなったり形狀とな

ることになる。付加容量共通配線3は表示装置として完成した後には、対向基板上の対向電極と同じ電位の電極に接続される。

次に、この基板上の全面に、シリコン酸化膜又はシリコン酸化膜をCVD柱によって堆積させて容量用绝缘層7を形成した。次に、導通绝缘層7にコンタクトホール7bを形成した。第2図に示すように、コンタクトホール7bは容量用绝缘層7、绝缘層14、及びゲート绝缘層13を貫いて、半導体層12及び容量用下部電極5の上に形成される。

更に、1T1Dから成る陰極電極1を13で形成した。第1図に示すように、陰極電極1は、ソースバス配線2及び付加容量共通配線3に接するように形成されている。また、陰極電極1はコンタクトホール7b及び7a上、又は付加容量共通配線3上にも形成されている。この陰極電極1は

本実施例では、陰極電極1は、TFTの漏極

及び検索電極4と付加容量共通配線3との間、層間絶縁膜17を介して重量されている。従って、検索電極4をソースバス配線2及び付加容量共通配線3からの距離を考慮することなくパターン形成でき、開口率の高い表示装置が得られる。また、検索電極4とソースバス配線2との間、及び検索電極4と付加容量共通配線3との間からの光の漏れに生じないので、遮光膜をこれらの部分に重疊して形成する必要がなくなる。このことによっても、開口率の高い表示装置が得られる。本実施例では遮光膜はソースバス配線2及び付加容量共通配線3の間の部分に重疊して形成される。遮光膜の幅は、ソースバス配線2及び付加容量共通配線3の間の部分の幅に、対向基板とアクティブマトリクス基板との間の重ね合わせの誤差を加えた大きさでよいことになる。

第1図の構成を有する本実施例のアクティブマトリクス表示装置について開口率を見渡ると、48%となった。これに対し、第5図の構成を有する従来のアクティブマトリクス表示装置では、開

加容量共通配線3との間に、付加容量27と同じ構造を果たす新生容量が形成されることになる。この新生容量により、検索電極4に印加された検査信号の保持特性は、更に改善される。

更に、検索電極4を、その検索電極4の前段の検索電極4に接続されたゲートバス配線1上に重ねた構造とすることもできる。この構成により、検索電極4の面積を大きくすることができ、開口率を向上させることができる。また、検索電極4とゲートバス配線1との間の光の漏れが生じないので、遮光膜をこの部分に重疊して形成する必要がなくなり、遮光膜と検索電極4との重なりに起因する開口率の低下が生じなくなる。また、ゲートバス配線1は、検索電極4に検査信号が入力される間だけオン状態となり、それ以外の間は対向電極と同じ電位に設定されている。従って、この場合にも、検索電極4とゲートバス配線1との間に、付加容量27と同じ構造を果たす新生容量が形成される。この新生容量により、検索電極4に印加された検査信号の保持特性は、更に改善され

る。

本実施例では隣接する検索電極4の間の幅は、検索電極4の形状に用いるプロセスによって決まる最小のねじ幅以上、即ち、検索電極4間を電気的に分離し得る最小の幅以上に設定すればよいことになる。

本実施例では検索電極4とソースバス配線との重なり幅、及び検索電極4と付加容量共通配線3との重なり幅を等しく設定したが、検索電極4とソースバス配線2との重なりを小さくし、検索電極4と付加容量共通配線3との重なりを大きくすることもできる。この場合には、検索電極4とソースバス配線2との間に形成される新生容量が小さくなり、ソースバス配線2の電位の変動に起因する検索電極4の電位の変動が小さくなるという利点がある。また、対向基板上の対向電極の電位を一定に保って表示装置を駆動する場合には、付加容量共通配線3の電位は対向基板上の対向電極の電位に等しく設定されるので、検索電極4と付

(発明の効果)

本発明のアクティブマトリクス表示装置では、信号線及び付加容量共通配線上の全面に音頭遮蔽膜が形成され、音頭遮蔽膜の上に検索電極が形成されているので、検索電極の面積を大きく設定することができる。また、遮光膜と検索電極との重疊部を小さくすることができるので、開口率を大きくすることができる。更に、本発明の表示装置は大きな付加容量を有する構造とすることもできる。従って、本発明によれば、開口率が大きく、高精細で、高い画面上品度を有するアクティブマトリクス表示装置が提供される。

4. 図版の整理と説明

第1図は本発明のアクティブマトリクス表示装置の1実施例に用いられるアクティブマトリクス基板のアーチアレイ部の平面図、第2図は第1図のエー区段に沿った断面図、第3図は東：区のコート膜に沿った断面図、第4図は表示のアクティブマトリクス装置の平面模式図、第5図は第4図

の表示装置に用いられるアクティブマトリクス基板の TFT アレイ部の部分平面図、第 6 図は第 5 図の VI-VI 線に沿った断面図である。


1 … ゲートバス配線、2 … ソースバス配線、3a, 3b … ゲート電極、4 … 検査電極、5 … 容量用下部電極、6 … 容量用上部電極、7a, 7b, 7c … コンタクトホール、8 … 付加容量共通配線、11 … 透明絕縁性基板、12 … 半導体層、13 … ゲート絕縁膜、14 … 電極層、17 … 厚膜絶縁膜、22 … TFT アレイ部、25a, 25b … TFT、27 … 付加容量。

以上


出願人 シャープ株式会社

代理人 井澤士 山本秀吉


第 1 図




第 2 図




第3図



第4図



第5図



第6図

